Đo lường và kiểm tra trong quá trình sản xuất wafer bán dẫn

Bài viết liên quan

Đo lường và kiểm tra
Đo lường và kiểm tra là 2 công đoạn đóng vai trò hết sức quan trọng trong quy trình quản lý sản xuất chất bán dẫn. Quá trình sản xuất một wafer bán dẫn có thể trải qua 400 đến 600 bước khác nhau, kéo dài trong khoảng 1-2 tháng. Vấn đề là nếu có lỗi phát sinh sớm ở bất kỳ bước nào trong quá trình này, tất cả các bước xử lý tiếp theo sẽ trở thành vô ích và lãng phí. Do đó các công đoạn đo lường và kiểm tra được triển khai tại các khâu quan trọng của quá trình sản xuất để đảm bảo rằng một lượng nhất định chắc chắn giữu lại được.

Đo lường
Đo lường trong các bước của quá trình sản xuất wafer bán dẫn là gì?

Đó là phép đo chiều rộng các dòng và đường kính các lỗ trên khuôn mạch tại các vị trí nhất định của một wafer (CD-SEM).Ví dụ: L=28nm, Φ=30nm

1nm: 1 nanometer = 1/1,000,000,000m
Kích thước sợi tóc: 60 - 100μm (60,000 - 100,000 nm)
Vi khuẩn: 1μm (1,000nm)
Khói thuốc lá: 100nm

Đo chiều dày màng trên bề mặt của wafers (ellipsometer, etc.)

Ví dụ: D=100nm

Hệ thống đo kiểm tra độ chính xác của các lớp phủ (công cụ đo lượng lớp phủ)
Phép đo được thực hiện để kiểm tra sự chính xác quá trình xếp chồng các lớp trong việc việc tạo hình lớp phủ thứ nhất so với lớp phủ thứ hai trên wafer.

Trong cuộc sống hàng ngày khái niệm đo lường thường được dùng để chỉ các công việc đo đếm số về lượng hoặc thể tích, sử dụng thiết bị đo.

Ở đây chúng ta sẽ xem xét khái niện đo lường một cách toàn diện hơn, không chỉ là các hành động đo đạc đơn thuần, mà còn để bao gồm các đo đạc được thực hiện để đánh giá hệ số lỗi, độ chính xác, cũng như các đặc tính và kỹ thuật của thiết bị. Nếu kết quả đo mẫu nằm ngoài phạm vi cho phép, thiết bị chế tạo ra sẽ không hoạt động đúng như thiết kế.

Số lượng các điểm cần đo thay đổi tùy theo nhà sản xuất thiết bị bán dẫn hoặc thiết bị được chế tạo.
Công việc đo lường được thực hiện theo phương pháp lấy mẫu như dưới đây:
-10 tới 100 điểm cho một con chip
- 5 tới 20 con chíp trên một tấm wafer (còn gọi là các die *)
- 1 tới 2 wafers trong một lô (25 wafers).
Các thiết kế mới đưa vào sản suất có thể trải qua hàng ngàn quy trình đo lường khác nhau cho một wafer, trong giai đoạn sản xuất thử nghiệm.

*Die:
Khái niệm Die (đế bán dẫn) được sử dụng để chỉ một đơn vị vi mạch điện tử tích hợp (IC) tạo ra trên wafer. Mỗi wafer có thể chứa một số lượng lớn các Die sắp xếp thành các lưới trên bề mặt giống như ma trận. Chúng ta có thể hình dung mỗi Die giống như một con tem trên bảng tem. Ở các bước cuối của quá trình sản xuất, các Die được cắt ra khỏi wafer thành các chip bán dẫn riêng biệt (dicing), sau đó được đóng gói để tạo ra các IC hoàn chỉnh.

Kiểm tra Wafer
Kiểm tra trong quá trình chế tạo wafer là gì?

Là một tập hợp các công việc liên quan đến việc sử dụng các thiết bị kiểm tra để đánh giá một wafer đáp ứng hoặc không đáp ứng, có sự bất thường hoặc không phù hợp, dựa theo các tiêu chí đánh giá cụ thể. Quá trình này nhằm phát hiện sự xuất hiện của các hạt hoặc khuyết tật trên một wafer. Cụ thể, nó phải xác định được vị trí của khuyết tật theo các tọa độ (X, Y). Một trong những nguyên nhân thường gặp của các khuyết tật là do sự bắt dính bụi hoặc hạt lên bề mặt. Do đó rất khó dự đoán vị trí các khuyết tật sẽ xảy ra. Nếu quá nhiều khuyết tật xảy ra trên bề mặt của một wafer, các vi mạch tạo ra sẽ hoạt động không đúng, và tạo ra nhiều sản phẩm Lot-out * chúng sẽ được loại bỏ như các sản phẩm lỗi. Phát hiện các khuyết tật và xác định vị trí của chúng (tọa độ) là vai trò chính của thiết bị kiểm tra.

*Lot out:
Tình huống trong đó các sản phẩm sản xuất ra phát hiện có khuyết tật và không thể xuất xưởng do phát hiện lỗi trong giai đoạn kiểm tra, chẳng hạn như không đáp ứng các thông số kỹ thuật cần thiết. Trong tiếng anh chúng còn được gọi bằng các từ. lot rejection, rejected lot

Hệ thống kiểm tra wafer theo mẫu - Patterned wafer inspection system
Có nhiều kiểu hệ thống kiểm tra wafer theo mẫu, bao gồm hệ thống kiểm tra bằng chùm electron (electron beam inspection systems), hệ thống kiểm tra bằng trường sáng (bright-field inspection systems) và hệ thống kiểm tra bằng trường tối (dark-field inspection systems). Mỗi trong số các phương pháp có các tính năng riêng, nhưng các nguyên tắc phát hiện cơ bản là như nhau.
Trên một tấm bán dẫn, các thiết bị điện tử có cùng kiểu được đặt cạnh nhau. Các khuyết tật ngẫu nhiên thường được gây ra bởi các hạt chẳng hạn như bụi và xảy ra ở các vị trí ngẫu nhiên giống như tên gọi của nó. Khả năng chúng sẽ xảy ra liên tục ở một vị trí cụ thể là cực kỳ thấp.
Do đó, khiếm khuyết có thể được phát hiện bằng cách so sánh hình ảnh mẫu của các chip liền kề (còn gọi là các die) và thu được sự khác biệt

Nguyên tắc phát hiện khuyết tật trên một wafer theo mẫu

Mẫu trên wafer được chụp dọc theo mảng die bằng chùm electron hoặc ánh sáng. Khiếm khuyết được phát hiện bằng cách so sánh giữa hình ảnh (1) của mẫu đã được kiểm tra và hình ảnh (2) của mẫu bên cạnh. Nếu không có khiếm khuyết, kết quả của phép trừ Hình 2 lên Hình 1 bằng xử lý kỹ thuật số sẽ bằng không và không phát hiện thấy khuyết tật. Ngược lại, nếu có một khiếm khuyết trong hình ảnh của die (2), thì khiếm khuyết sẽ vẫn còn trong hình ảnh bị trừ (3). Các khiếm khuyết sau đó được phát hiện và tọa độ vị trí của nó được ghi lại.

Hệ thống kiểm tra wafer không theo mẫu - Non-patterned wafer inspection system
Vì không có mẫu tham chiếu, các khiếm khuyết được phát hiện trực tiếp mà không cần so sánh hình ảnh. Một chùm tia laser được chiếu tới wafer đang quay và được di chuyển theo hướng xuyên tâm để tia laser có thể chiếu xạ toàn bộ bề mặt của wafer.

Khi một chùm tia laser được chiếu lên một hạt/khuyết tật của một wafer đang quay, ánh sáng sẽ bị tán xạ và phát hiện bởi một máy dò. Điều này giúp phát hiện các hạt/khiếm khuyết. Từ góc quay wafer và vị trí bán kính của chùm tia laser, tọa độ vị trí của hạt/khuyết tật sẽ được tính toán và ghi lại. Khiếm khuyết trên một tấm wafer gương cũng bao gồm các khuyết tật tinh thể ngoài các hạt.

Nguyên tắc phát hiện khuyết tật trên một wafer không theo mẫu

Nói chung, hệ thống kiểm tra bằng trường sáng được dành cho việc kiểm tra chi tiết các khuyết tật mẫu. Trong khi đó, hệ thống kiểm tra bằng trường tối có thể phát hiện ở tốc độ cao và dành cho việc kiểm tra khuyết tật của một số lượng lớn các tấm wafer.

Trong hệ thống kiểm tra chùm tia điện tử (electron beam), chùm electron được chiếu xạ lên bề mặt của wafer, và các electron thứ cấp phát ra và các electron tán xạ ngược được phát hiện.
Hơn nữa, hệ thống kiểm tra chùm tia điện tử phát hiện lượng electron thứ cấp dưới dạng tương phản hình ảnh (độ tương phản điện áp) theo độ dẫn của dây dẫn bên trong của thiết bị. Nếu độ dẫn điện ở đáy lỗ tiếp xúc của tỷ số màn ảnh cao được phát hiện, có thể phát hiện phần dư SiO2 có độ dày siêu mỏng.

Một ví dụ về việc phát hiện phần dư ở dưới cùng của lỗ tiếp xúc

Chia sẻ bài viết